PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-063093

(43)Date of publication of application: 07.03.1997

(51)Int.CI.

G11B 7/125 G11B 11/10 H01S 3/133

(21)Application number: 07-240951

(71)Applicant:

SONY CORP

(22)Date of filing:

25.08.1995

(72)Inventor:

TEZUKA MASARU


KOIKE SHIGEAKI KANEKO SHINJI **OOURA SEIJI**

(54) LASER LIGHT OUTPUT CONTROL CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a light output control circuit making coincide recording setting power of a laser diode in an ALPC part of an ISO standard sector/ format with real recording peak power.

SOLUTION: A DC lighting light output of the laser diode LD 1 is detected by a photodiode PD 2, and an output voltage of a current/voltage conversion circuit 5 is compared with a peak value APC voltage 21a of a recording; power setting voltage by a recording error amplifier 12, and the output voltage of the recording error amplifier 12 is held by a hold circuit 14 in an ALPC part period of an optical disk. When the real peak power is insufficient for the peak power of the LD 1 based on the hold voltage, a correction voltage answering to a shortage is added by a hold voltage correction addition/ subtraction circuit 14 at a real recording time, and the hold voltage is corrected. Further, the hold voltage is corrected by light emitting the DD 1 with a recording time shortest repeat pulse in the ALPC part at a mean value APC also.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japanese Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

特開平9-63093

(11)特許出願公開番号

(43)公開日 平成9年(1997)3月7日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FI	技術表示箇所
G11B	7/125		•	G 1 1 B 7/125	C
	11/10	551	92965D	11/10	551C
H01S	3/133			H 0 1 S 3/133	

審査請求 未請求 請求項の数8 FD (全 12 頁)


(21)出願番号	特顯平7-240951	(71) 出顧人 000002185
		ソニー株式会社
(22)出願日	平成7年(1995)8月25日	東京都品川区北品川 6 丁目 7 番35号
		(72)発明者 手塚 賢
		東京都品川区北品川6丁目7番35号 ソニ
		一株式会社内
		(72)発明者 小池 重明
		東京都品川区北品川6丁目7番35号 ソニ
		一株式会社内
		(72)発明者 金子 真二
		東京都品川区北品川6丁目7番35号 ソニ
•		一株式会社内
		(74)代理人 弁理士 接谷 孝
	·	最終頁に続く

(54)【発明の名称】 レーザ光出力制御回路

(57)【要約】

【課題】 ISO規格セクタ・フォーマットのALPC 部でのレーザダイオードの記録設定パワーと実際の記録 ピークパワーとを一致させる光出力制御回路を提供する。

「解決手段」 レーザダイオードLD1の直流点灯光出力をフォトダイオードPD2で検出し、電流電圧変換回路5の出力電圧と記録用パワー設定電圧のピーク値APC電圧21aとを記録用誤差増幅器12で比較し、記録用誤差増幅器12の出力電圧を光ディスクのALPC部期間にホールド回路14でホールドする。ホールド電圧に基づくLD1のピークパワーに対して実際の記録ピークパワーが不足する場合、実際の記録時にホールド電圧補正加減算回路14にて不足分に対応する補正電圧を加えてホールド電圧を補正する。また、平均値APCにて、ALPC部でLD1を記録時最短繰り返しパルスで発光させても補正できる。



【特許請求の範囲】

【請求項1】 レーザダイオードと、レーザダイオード電流供給手段と、前記レーザダイオードの発光出力を検出するレーザ光出力検出手段と、該レーザ光出力検出手段からの出力と発光出力の設定値とを比較する比較手段と該比較手段の出力をホールドするホールド回路とから成り、該ホールド回路からの出力に基づいて前記レーザダイオード電流供給手段を制御するAPC回路とを備え、

前記ホールド回路がホールドするテスト領域を設けた光 10 ディスクの前記テスト領域でホールドした値に基づいて前記レーザダイオードの記録時の発光出力を制御するレーザ光出力制御回路において、

前記テスト領域において前記レーザダイオードに記録時 データの最短繰り返しパルス信号を供給するとともに、 前記比較手段に平均値APC設定信号を供給することを 特徴とするレーザ光出力制御回路。

【請求項2】 請求項1記載のレーザ光出力制御回路において、テスト領域は、ISO規格連続サーボトラッキング方式のセクタ・フォーマットのALPC部であるこ 20とを特徴とするレーザ光出力制御回路。

【請求項3】 レーザダイオードと、レーザダイオード電流供給手段と、前記レーザダイオードの発光出力を検出するレーザ光出力検出手段と、該レーザ光出力検出手段からの出力と発光出力の設定値とを比較する比較手段と該比較手段の出力をホールドするホールド回路とから成り、該ホールド回路からの出力に基づいて前記レーザダイオード電流供給手段を制御するAPC回路とを備え

前記ホールド回路がホールドするテスト領域を設けた光 30 ディスクの前記テスト領域でホールドした値に基づいて前記レーザダイオードの記録時の発光出力を制御するレーザ光出力制御回路において、

前記ホールド回路の出力電圧を補正する補正回路を設けたことを特徴とするレーザ光出力制御回路。

【請求項4】 請求項3記載のレーザ光出力制御回路において、テスト領域は、ISO規格連続サーボトラッキング方式のセクタ・フォーマットのALPC部であることを特徴とするレーザ光出力制御回路。

【請求項5】 請求項3記載のレーザ光出力制御回路において、テスト領域において、レーザダイオードを直流点灯させるとともに前記比較手段にピーク値APC設定信号を供給することを特徴とするレーザ光出力制御回路。

【請求項6】 レーザダイオードと、レーザダイオード電流供給手段と、前記レーザダイオードの発光出力を検出するレーザ光出力検出手段と、該レーザ光出力検出手段からの出力と発光出力の設定値とを比較する比較手段と該比較手段の出力をホールドするホールド回路とから成り、該ホールド回路からの出力に基づいてレーザ電流 50

供給手段を制御するAPC回路とを備え、

前記ホールド回路がホールドするテスト領域を設けた光 ディスクの前記テスト領域でホールドした値に基づいて 前記レーザダイオードの記録時の発光出力を制御するレ ーザ光出力制御回路において、

前記レーザダイオード電流供給手段にレーザダイオード のドループ特性を補正する時定数回路を切換可能に設け たことを特徴とするレーザ光出力制御回路。

【請求項7】 請求項6記載のレーザ光出力制御回路において、テスト領域は、ISO規格連続サーボトラッキング方式のセクタ・フォーマットのALPC部であることを特徴とするレーザ光出力制御回路。

【請求項8】 請求項6記載のレーザ光出力制御回路において、前記ホールド回路の出力電圧を補正する補正回路を設けたことを特徴とするレーザ光出力制御回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、レーザ光出力制御回路、特に光磁気ディスクの記録再生に用いる光ピックアップ装置に組み込まれた半導体レーザの光出力を制御するのに好適なレーザ光出力制御回路に関する。

[0002]

【従来の技術】光磁気ディスクは、書き換え可能型の光ディスクとして知られており、この書き換え、再生のために半導体レーザを組み込んだ光ピックアップ装置が利用される。光磁気ディスクへのデータの記録(書き込み)は、光磁気ディスクは初めに全体を、例えば下向きに磁化し、消去状態にする。レーザ光によって情報を記録する部分の温度を瞬時に120℃程度の温度に上昇させる。このとき、数百エルステッド程度の弱い磁場を上向きにかけておくと、冷却される過程でその温度上昇した部分だけ磁化が上向きに反転し、二値情報として記録される。

【0003】一方、再生(読み出し)は、光磁気ディスクの記録ピットに照射したレーザ光の反射光を偏光ビームスプリッターで分解して、偏光方向を検出するための光ピックアップ装置に導かれて行われる。さらに、記録したデータを消去するには、外部から前記記録ピットにかける磁場の向きを下向きにして、レーザ光を連続照射すると、ディスクの磁化は全て下向きになって消去状態になる。

【0004】前記光磁気ディスクへの記録、再生、消去する際に照射されるレーザ光の出力が異なり、記録時より弱いレーザビームを照射することによって、記録ピットを破壊することなく、情報が読み出されるようになされている。

【0005】そのため、このような光ディスクに照射するレーザビームは、記録、再生、及び消去モードにおいて、十分にそのレーザ光出力が制御されることが必要であり、通常、半導体レーザの光出力を、各モード毎に切

り換えると同時に、各モードにおいて最適な光出力となるような3種類の設定電圧を入力するようにした半導体レーザ駆動回路であるAPC回路(Automatic Power Control 回路)を備えている。

【0006】図12には、レーザ光出力を制御する前記 APC回路の一例を示している。図12において、AP C回路は、半導体レーザダイオード1(以下、LD1という。)、LD1の光出力モニタ用フォトダイオード2(以下、PD2という。)、連動するモード切換スイッチ3a及び3b(再生R、記録W、消去E)、高周波発 10 振回路4、電流電圧変換回路5、誤差増幅器6、各モードでの光出力を決定する設定電圧7、電流ブースタ9、加算回路10を備えている。そして、前記加算回路10にて、記録信号発生回路8及び誤差増幅器6の出力が加算されて前記電流ブースタ9に印加するようになされている。

【0007】前記PD2は、LD1と同一パッケージ内にあるものと光路内に別個に設ける場合があり、特に記録可能な光ディスクの記録に用いる高出力半導体レーザ(30mW以上)の場合は、後者が一般的である。この 20 PD2で得られた光出力に比例した電流は、前記電流電圧変換回路5にて電圧に変換されて、誤差増幅回路6に入力される。

【0008】前記誤差増幅器6には、モード切換スイッチ3bにて切り換えられた設定電圧が入力されており、前記電流電圧変換回路5の出力電圧と比較され、その誤差電圧出力に基づいて制御される各モードの電流が電流ブースタ9からLD1に供給され、各モードでの光出力が一定に保たれる。

【0009】また、一般に光ディスク用光学系として半 30 導体レーザを用いた場合、光ディスクに集束光を照射し、光ディスクから情報信号及びサーボ信号を得るため、LD1側にもある程度光ディスクからの反射光が戻る。このLD1への戻り光量及び光路長等により、戻り光と照射光の干渉によるスクープ(Scoop)ノイズ、モードホッピングノイズが発生して再生信号のC/N劣化を引き起こす要因となっている。これらのノイズの発生は、高出力半導体レーザにおいて顕著である。

【0010】前記戻り光によるモードホッピングノイズ等を低減させるために、高周波重畳法が知られている。 LD1の直流バイアス電流に高周波電流を重畳させるために、高周波電流を発生する高周波発振回路4をモード切換スイッチ3a、コンデンサC1を経由してLD1に接続している。そして、該高周波発振回路4から高周波電流、例えば200~500MHzの高周波電流をLD1に供給して前記ノイズの低減を図っている。

【0011】次に、前記APC回路による記録時には、 前記記録信号発生回路8からは、1-7変調方式(最短 ドメイン長2T、最長ドメイン長8T)等のデータ変調 方式に基づいた信号が供給されて、電流ブースタ9を経 50 由してレーザ電流の振幅変調を行い、記録に必要なピー ク光出力を得ている。

【0012】ところで、光磁気ディスクの記録方式には、光変調方式及び磁界変調方式があるが、磁界変調方式は直接のオーバーライトが可能ではあるが、高転送レート化には余り適しておらず、高密度高転送レート化の動向では光変調方式が一般的である。実際、ISO(国際標準化機構) 5"、3.5"、5"倍密度では光変調方式で標準化されている。

【0013】この光変調方式での記録パワー制御は、パルス発光でのピークパワーが一定になるように制御するが、高転送レートになるほど、パルス発光でのパルス幅が小さくなり、このパルス幅までの光出力制御を行うには、前記APC回路において、PD2、電流電圧変換回路5及び誤差増幅回路6に高速応答性が要求され、特性及びコスト的にも実現が困難である。

【0014】そこで、現在主流となりつつあるISO規格連続サーボ・トラッキング方式のセクタ・フォーマットでは、図11に示すように、1セクター内にデータを記録する前に、記録パワーレベルを設定するためのテスト領域となるALPC (AutoLaser Power Control) 部がデータ部 (Data) の前にあり、このALPC部で記録時のパルス発光のピークパワーレベルを制御するようにしている。

【0015】前記設定方法は、図10に示すようなレーザ光出力制御回路を用いて前記ALPC部で直流(記録時パルスよりもパルス幅が長く直流とみなせる)点灯させ、設定パワーに達した時のレーザ駆動電圧をホールドし、このホールドした駆動電圧に基づいてデータ部でパルス発光させ、パルス発光のピークパワーがALPC部での設定パワーになるように制御している。

【0016】図10において、レーザ光出力制御回路は、LD1、LD1の光出力をモニタするPD2、電流電圧変換回路5、電流電圧変換回路5の出力電圧を入力する再生用誤差増幅器11、同じく記録用誤差増幅器12の誤差電圧をホールドするホールド回路14、モード切換スイッチ18(再生R、記録W、消去E)、前記各誤差出力電圧を増幅する増幅器15、16、17を備えている。そして、増幅回路15、15、17の出力側には、前記モード切換スイッチ18を経て電圧電流変換回路19が設けられている。

【0017】また、前記再生用誤差増幅器11には再生パワー設定電圧20が、前記記録用誤差増幅器12にはピーク値APC用の記録パワー設定電圧21aまたは平均値APC用の記録パワー設定電圧21bが、前記消去用誤差増幅器13には消去用パワー設定電圧22が、各モードでの光出力を決定すために供給されている。

【0018】さらに、前記モード切換スイッチ18にて 選択された各モードでの誤差出力電圧及び記録信号発生

- 6

/モード設定回路23のデータ信号電圧を電流に変換する前記電圧電流変換回路19の出力電流を増幅する電流ブースタ24を備え、該電流ブースタ24の出力電流が前記LD1に供給されてLD1は所定の発光を行う。

【0019】また、アドレスデコーダ26は光ディスク上のプリ・フォーマット部のアドレスを読み出す回路で、システムコントローラ25は前記アドレスデコーダ26からの絶対番地をもとに各種制御を行うものである。

【0020】前記記録用誤差増幅器12に供給される記 10 録パワー設定電圧として平均値APC設定電圧21bま たはピーク値APC設定電圧21aを供給して行う。A PCとして平均値検出方式はフィードバックAPCにて 行うが、この場合通常用いられるPD2、電流電圧変換 回路5は帯域制限を受けるためパルスが積分される形と なり、ピーク値の1/2の平均値APCとなる。

【0021】一方、ピーク値検出方式は、記録時の最短パルス幅以上の帯域を持つPDや電流電圧変換回路を使用すればフィードバックAPCも可能であるが、高価格で一般的でないため、通常はピーク値をホールドし開ループAPCを掛ける。すなわち、パルスのピークパワーに相当する直流パワーをフィードバックAPCにて一瞬発光させ、その時のAPC回路の出力電圧に基づく駆動電圧をホールドし、次に記録信号発生回路からの信号にてパルス変調することでLD1をパルス発光させる方法が採用されている。

【0022】以下、図10の光出力制御回路の記録時の動作を図9のフォーマット及びタイムチャートに基づいて説明する。図示しない光ピックアップ装置がアドレス部①からアドレスデータを読み、このセクタ領域が記録されるときは、アドレス部①からアドレスデータが読み出された後、ALPC部②のタイミングでシステムコントローラ25から記録指令信号に基づいて記録モードスイッチ18がW、記録パワー設定電圧のうちピーク値APC用設定電圧21bが選択される。

【0023】この切換のタイミングと同時にシステムコントローラ25から前記ホールド回路14にホールドパルス(数μs)が供給される。一方、PD2で得られたLD1の光出力に比例した電流は、前記電流電圧変換回路5にて電圧に変換されて、記録用誤差増幅器12に入力されているため、記録用ループによってLD1の発光出力が前記設定電圧21aによって定められた最適のレーザパワーとなるように立ち上がり(直流点灯)、その時の記録用誤差増幅器12の出力電圧がホールド回路14にホールドされる。

【0024】そして、各セクター毎にシステムコントローラ25からの指令により、スイッチ14aをオンしてホールド電圧をリセットする。

【0025】つまり、実際に記録するデータ部③の直前 (数μs)にてAPCループを閉じて直流パワーを立ち 50

上げる。このループ帯域は、通常約300KHz (τ=0.3マイクロ秒)であり、数μs後(データ部3の頭)では十分にレーザパワーが立ち上がっている。そして、このレーザパワーを出力している電圧をホールドし、以後セクターのデータ部3での配録が終了するまでこのホールド値にてLD1を駆動する。すなわち、数μs間だけAPC回路は閉ループが形成され、他は開ループとなるようにシステムコントローラ25は前記ホールド回路14及びスイッチ14αを制御する。

【0026】このホールド電圧がスイッチ18を経て前記電圧電流変換回路19に供給され、電流ブースタ24から駆動電流がLD1に供給され、記録モードでの光出力が一定に保たれる。この場合、前記ホールド回路14の制御入力端子には記録パワー検出用のホールドパルスが、システムコントローラ25から光ピックアップがALPC部2の通過中に供給される。

【0027】このホールド期間(数μsのハイレベルの期間)は、記録時のレーザパルスの発生周期に比べて相当長い期間になっており、この意味でホールド回路14による記録パワーのホールド値は、直流点灯とみなすことができる。なお、図示しないが、消去時にも同様にして消去パワーを前記ホールド期間中にホールドして行う

【0028】このALPC部②は、通常、前記APC回路の応答特性を考慮して $1\sim4\mu$ s程度、データ領域ではデータ変調方式、転送レートによって変化するが最短パルス幅は高転送化に伴い、 $10\sim20n$ sが主流となりつつあるが、それでもALPC部②での発光時間は100倍以上の差がある。

【0029】この光出力制御回路にて記録時の光出力の 制御を行っても、半導体レーザのパルス発光特性などに より実際の記録ピークパワーが設定パワーより増減し、 最適記録が行われない場合や前記ALPC部における直 流点灯によるレーザライフへの影響があるなどの問題が 依然として存在している。

【0030】半導体レーザでは、pn接合に順方向電流を注入し、反転分布を形成し、注入電流を変化させることにより反転分布が変化し、それに伴い誘導放出の頻度が変化してレーザ光強度が変化し、パルス発光による直接変調を行うことができるが、このパルス発光においては、欠点として光パルス中に緩和振動や周波数特性中に共振現象が現れる。

【0031】また、半導体レーザの一般的な等価回路は、図8に示すようにRLCの並列回路であり、Rd(直列抵抗)、Cd(並列容量)、Lw(リード線のインダクタンス)、Cp(パッケージ容量、十分小さいので無視できる)が存在し、Lw及びCdによりLPF(ローパスフィルタ)を形成しており、特にCdはレーザの構造で大きく異なり、レーザの変調帯域を左右している。

【0032】以上により、半導体レーザのパルス発光特性(光変調特性)には、変動要因が多く、同一種類の半導体レーザでも静特性がばらつき、ロット(Lot)間のばらつきでも変動する可能性がある。そして、同一種類の半導体レーザにおいて、以上のような変動要因に基づくパルス発光特性に差があると、前記ALPC部にてホールドして設定したピークパワーとデータ部での実際の記録ピークパワーに差が生じることとなる。

【0033】ここで、前記ALPC部で設定した直流点灯によるピークパワーとデータ部でのパルス発光の記録 10ピークパワーとに生ずる差のパターンに関し、その幾つかを図7に示している。図7の(a)は、パルス発光帯域が余り伸びていないため、データ領域で−△P0のピークパワー低下が生じる例を示している。

【0034】図7の(b)は、パルス発光帯域が十分あり、かつ過渡応答(緩和振動)にオーバーシュートが生じるため、データ領域で+ΔP0のピークパワー増加が生じる例を示している。

【0035】図7の(c)は、ある時定数カーブでーΔ P0 のピークパワー低下(ドループ)が生じる例を示している。

【0036】図7の(d)は、ある時定数カーブで $+\Delta$ P $_0$ のピークパワー増加が生じる例を示している。

[0037]

【発明が解決しようとする課題】本発明は、前記問題点に鑑み、設定記録ピークパワーとデータ部における実際のパルス発光時のピークパワーとの差をなくするように補償するレーザ光出力制御回路を提供する点にある。 【0038】

【課題を解決するための手段】第1の発明は、レーザダイオードと、レーザダイオード電流供給手段と、前記レーザダイオードの発光出力を検出するレーザ光出力検出手段と、該レーザ光出力検出手段からの出力と発光出力の設定値とを比較する比較手段と該比較手段の出力をホールドするホールド回路とから成り、該ホールド回路からの出力に基づいて前記レーザダイオード電流供給手段を制御するAPC回路とを備え、前記ホールド回路がホールドするテスト領域を設けた光ディスクの前記テスト領域でホールドした値に基づいて、前記レーザダイオードの記録時の発光出力を制御するレーザ光出力制御回路において、前記テスト領域において前記レーザダイオードに記録時の最短繰り返しパルス信号を供給するとともに、前記比較回路に平均値APC設定信号を供給することを特徴とする。

【0039】第2の発明は レーザダイオードと、レーザダイオード電流供給手段と、前記レーザダイオードの発光出力を検出するレーザ光出力検出手段と、該レーザ光出力検出手段からの出力と発光出力の設定値とを比較する比較手段と該比較手段の出力をホールドするホールド回路とから成り、該ホールド回路からの出力に基づい 50

て前記レーザダイオード電流供給手段を制御するAPC 回路とを備え、前記ホールド回路がホールドするテスト 領域を設けた光ディスクの前記テスト領域でホールドした値に基づいて前記レーザダイオードの記録時の発光出力を制御するレーザ光出力制御回路において、前記ホールド回路の出力電圧を補正する補正回路を設け、前記テスト領域においてレーザダイオードを直流点灯させるとともに前記比較手段にピーク値APC設定信号を供給することを特徴とする。

【0040】第3の発明は、レーザダイオードと、レーザダイオード電流供給手段と、前記レーザダイオードの発光出力を検出するレーザ光出力検出手段と、該レーザ光出力検出手段からの出力と発光出力の設定値とを比較する比較手段と該比較手段の出力をホールドするホールド回路とから成り、該ホールド回路からの出力に基づいてレーザ電流供給手段を制御するAPC回路とを備え、前記ホールド回路がホールドするテスト領域を設けた光ディスクの前記テスト領域でホールドした値に基づいて前記レーザダイオードの記録時の発光出力を制御するレーザ光出力制御回路において、前記レーザダイオード電流供給手段にレーザダイオードのドルーブ特性を補正する時定数回路を切換可能に設けることを特徴とする。

【0041】そして、前記各第1万至第3の発明のレーザ光出力制御回路において、テスト領域は、ISO規格連続サーボトラッキング方式のセクタ・フォーマットのALPC部とする。

[0042]

【実施例】以下、本発明レーザ光出力制御回路を図1の ブロック図及び図2の動作タイミングチャートに基づい て説明する。

【0043】図1の光出力制御回路において、前記図1 0の構成を変わらないところは同一符号を付して説明す る。また、本発明の対象は記録モードのみなので、再生 時に必要な高周波発振回路は省略してある。

【0044】本発明光出力制御回路も、LD1、該LD1の光出力モニター用PD2、モード切換スイッチ18(再生R、記録W、消去E)、電流電圧変換回路5、電流電圧変換回路5の出力電圧を入力する各モードの誤差増幅器11~13、各モードでの光出力を決定する設定電圧20~22、ホールド回路14、リセットスイッチ14a、増幅器15~17、電圧電流変換回路19、記録信号発生/モード設定回路23、電流ブースタ24、システムコントローラ25、アドレスデコーダ26を備えている。

【0045】以上の構成は、前記図10の光出力制御回路の構成を変わるところはないのでその詳細な説明は省略し、本発明の特徴とするところを詳述する。

【0046】本発明光出力制御回路は、前記構成に加えて、前記ホールド回路14の出力側にホールド電圧を補正するホールド電圧補正加減算回路27、電流ブースタ

24にスイッチ28aにてオンオフ可能に接続した時定数回路28を設ける。前記ホールド回路14の出力は、ホールド電圧補正加減算回路27にて補正され、増幅器16で増幅して、モード切換スイッチ18のWを経て電圧電流変換回路19に供給され、電流に変換される。そして、該変換された電流は電流ブースタ24にで増幅されてLD1に駆動電流として供給される。

【0047】以下、この光出力制御回路におけるレーザパワー補償の動作を図2に示すフォーマット、タイミングチャートに基づいて説明する。図2の(A)は前記ISO規格セクタ・フォーマットを簡略に示しており、アドレス部①にはアドレス情報が記録されており、再生モードにてアドレスデコーダ26によって絶対番地を認識する。また、ALPC部②はISO規格セクタ・フォーマットODF領域の一部であるが、このフォーマットにおいては、他の領域は省略している。

【0048】図2の(B) はモードを示し、アドレス部 ①では再生モードに、ALPC部②及びデータ部③では 記録モードWにスイッチ18は切り替わっている。ま た、以下の説明においては、記録するトラックは既に消 20 去しているものとして説明する。

【0049】この光出力制御回路において、記録モードでは、前記ALPC部②において、平均値APC設定電圧またはピーク値APC設定電圧をもとに駆動電圧

(C) を発生させ、設定パワーに到達した時の誤差増幅器12の出力電圧をホールド回路14にてホールドし、そのホールド電圧及び記録信号発生回路23からのパルス出力にてパルス発光させ、図2の(D)に示すようなパルス発光が得られるように補償するものである。

【0050】次に、前記問題点を解決するために、本発 30 明の特徴とするホールド電圧補正加減算回路27及び時 定数回路28を設けた場合の動作について、図2の

(E)~(F)のタイミングチャートに基づいて説明す る。

【0051】図2の(E)に示すレーザ駆動電圧は、ALPC部②での記録設定パワーを直流点灯のピーク値APCで行い、前記ホールド回路14の出力電圧に、前記ホールド電圧補正加減算回路27において $\pm\Delta P_0$ のオフセット光出力(図7)に相当する補正電圧を加減算した駆動電圧を示し、 $-\Delta P_0$ の場合は加算(a)し、 $+\Delta P_0$ の場合は減算(b)してパルス発光でのピークパワーをALPC部②にて設定したピークパワーと同一になるように補正を行うものである。

【0052】次に、図7の(c)に示すド光出力のドループ特性の補償について説明する。この場合は、図2の(F)の(c)に示すように、ALPC部②での設定パワーを直流点灯のピーク値APCで行い、前記ホールド回路14の出力電圧に、前記ホールド電圧補正加減算回路27において $-\Delta P_0$ の光出力(図7のc)に相当する補正電圧を加算する。

【0053】一方、前記補正電圧の加算によりドルーブ特性を示す光出力に相当する部分では駆動電圧が過大に加算されたことになるので、前記電流ブースタ24に設けた時定数回路28をスイッチ28aをオンすることにより過大に加算された駆動電圧による駆動電流をドルーブ特性に対応した時定数に基づいて減少させ、前記ドループ特性を示すオフセット光出力- Δ P0の補正を行うものである。

【0054】また、図7の(d)に示すドループ特性の 光出力を補正する場合は、ALPC部②での設定パワー を直流点灯のピーク値APCで行い、図2の(F)の

(d) に示すように、前記ホールド回路14の出力電圧 に補正電圧を加算したり減算することなく、つまり、ホ ールド電圧補正加減算回路27を省略して、前記時定数 回路28のみをオンして駆動電流をドループ特性に対応 した時定数に基づいて減少させ、ドループ特性を示すオ フセット光出力+ムP0の補正を行う。

【0055】前記実施例は、ホールド電圧補正加減算回路27や時定数回路28を設けて光出力の補正を行ったが、次の例は、前記ホールド電圧補正加減算回路27や前記時定数回路28を設けることなく、図10の構成をそのまま使用した場合の補正方法である。

【0056】図2の(G)に示すように、レーザ駆動電 圧は、前記ALPC部②でパルス点灯での平均値APC を行い、後述するように(図6)、ALPC部②にてデ ータ部③での最短繰り返しパルスを発生させ、パルス点 灯を行う。

【0057】つまり、ALPC部②において、記録信号発生/モード設定回路23から記録データの最短繰り返しパルスとなるようなパルス電圧を発生させてLD1に供給するとともに、この最短繰り返しパルスではフォトダイオードPD2、電流電圧変換回路5の帯域が足りないため、平均値APC(ピークパワーの1/2)で動作させる。そして、その後のデータ部③での実際の記録パワーのAPCもALPC部②で設定されたホールド電圧にて平均値APCを行い、設定値との差をなくするものである

【0058】この方法は、ALPC部②とデータ部③での変調特性を同一にすることで、ALPC部②とデータ部③でのピークパワーを同一にして、図7に示す光出力の特性を補正するものである。

【0059】以下、前記ブロック図による光出力制御回路を具体的な回路に基づいてさらに説明する。なお、該回路において、APC回路は、ブロック的にAPC回路30として図示してある。

【0060】図3において、トランジスタQ1、Q2、Q3、Q4及びQ5にて、差動スイッチングレーザ型駆動回路が構成されている。この差動スイッチング型レーザ駆動回路において、トランジスタQ3及びQ4にて電50 流ミラー回路を構成し、トランジスタQ4のコレクタか

らLD1に駆動電流が供給される。

【0061】前記トランジスタのうち、トランジスタQ1~Q4にて電圧電流変換回路19及び電流ブースタ24を構成し、トランジスタQ5にて電流ブースタの電流を制御する。図4の波形図が示すように、前記記録信号発生/モード設定回路23からのD出力は、トランジスタQ2のベースに、また反転D(Dバー)出力はトランジスタQ1のベースにそれぞれ供給される。前記D出力または反転D出力がハイレベル(H)の時、トランジスタQ2またはトランジスタQ1がオンして各モードが設10定される。

【0062】そして、D出力がハイレベルの時、トランジスタQ2がオンするとトランジスタQ4のコレクタ電流がLD1に流れ、PD2から得られた光出力に比例した光電流を電流電圧変換回路5にて電圧に変換し、APC回路30において前記ALPC部においてホールドされたホールド電圧がトランジスタQ5のベースに印加されてトランジスタQ4のコレクタ電流、つまりLD1に供給される駆動電流が制御されるようになっている。

【0063】そして、LD1を直流点灯(再生及び消去 20 モード時)させる時は、前記D出力をハイレベル

(H)、反転D出力をローレベル(L)にし、パルス点灯(記録時)させる場合はD出力及び反転D出力を記録 変調フォーマットに従った信号でパルス変調させるものである。

【0064】このような光出力制御回路において、図5に示すような光出力の-ΔP0のドループ特性を補正するために、前記時定数回路28をトランジスタQ4のエミッタに接続した例を示している。なお、図3では、前記ホールド電圧補正加減算回路27及び前記ホールド回路14をAPC回路30に含めている。

【0065】また、時定数回路28は、コンデンサC1と抵抗R1の順に直列接続されたCR回路からなり、スイッチ31にてオンオフする。前記ドループ特性を補正する場合は、記録モード時に前記スイッチ31をオンして時定数回路28をトランジスタQ4のエミッタに接続して、前記ドループ特性の補正を行うものである。

【0066】次に、前記ホールド電圧加減算回路27及び前記時定数回路28を追加することなく、図10に示す回路をそのまま使用してALPC部のにて設定したピークパワーとデータ部のでのパルス発光でのピークパワーとの差をなくする例を図3及び図6に基づいて説明する。

【0067】図7に示すように、ALPC部②にて直流 点灯でピーク値APCで駆動電圧を設定すると、データ 部③でのパルス発光でのレーザパワーは、ALPC部② で設定した最適パワーとはならずにパワーが低下を示 す。そこで、ALPC部②において直流点灯させずに、 データの最短繰り返しパルスで発光させ、かつ平均値A PCを行う。 【0068】図3の回路において時定数回路28をオフし、図6に示すように、記録信号発生/モード設定回路23からD出力及び反転D出力を最短繰り返しパルスをALPC部②で発生させ、ALPC部②にてLD1をパルス発光させるとともに平均値APCを行う。すると、LD1はALPC部②においてレーザパワーは、図6に示すようにピーク値に向けて立ち上がる。この時のピーク値に相当する駆動電圧をホールドし、その後データ部において記録時のパルス発光を行っても、ALPC部②でのパルス発光がデータ部においてもパルス発光を持続できるのでALPC部②にて設定したピーク値の増減をなくすることが可能となる。

[0069]

【発明の効果】本発明によれば、ALPC部での設定記録パワーと実際の記録ピークパワーを同一になるように補正が可能となり最適記録が行えるので、記録媒体間や駆動装置間の互換性をとるのが容易になる。特に、請求項1の発明は、レーザダイオードの寿命への影響を軽減でき、さらに特別な素子、例えば高速レーザ発光出力モニタダイオード、高速スルーレート電流電圧変換回路を必要とすることなく安価に最適記録が可能となる。

【図面の簡単な説明】

【図1】本発明レーザ光出力制御回路のブロック構成図である。

【図2】本発明レーザ光出力制御回路の動作タイミング チャートの一例である。

【図3】本発明レーザ光出力制御回路の要部回路図である。

【図4】図3の本発明レーザ光出力制御回路の要部回路 図の動作説明図である。

【図5】従来のレーザ出力制御回路における記録時の問 題点を説明する波形図である。

【図6】本発明のレーザ出力制御回路の動作を説明する 波形図である。

【図7】従来のレーザ光出力制御回路の設定パワーと記録時のパワーとの差を説明する波形図である。

【図8】レーザダイオードの等価回路図である。

【図9】レーザ光出力制御回路を説明するための一般的な動作波形図である。

【図10】本発明の一実施例に使用するレーザ光出力制御回路のブロック構成図である。

【図11】ISO規格連続サーボ・トラッキング方式の セクタ・フォーマットである。

【図12】従来のレーザ光出力制御回路のブロック図である。

【符号の説明】

- 1 レーザダイオード
- 2 フォトダイオード
- 5 電流電圧変換回路
- 50 12 記録用誤差増幅器

14 ホールド回路


21a 記録パワー設定電圧(ピーク値APC)

21 b 記録パワー設定電圧 (平均値APC)


27 ホールド電圧補正加減算回路

28 時定数回路


【図1】




【図2】




【図3】




【図4】



【図5】




【図6】




[図7]

【図8】




Cd PRd Rd: 直列集就 Cd: 並列事景 Lw: リード線のインダクタンス Cp: パッケージの容量


【図9】




【図10】



【図11】



【図12】



フロントページの続き

(72)発明者 大浦 誠児 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

tects in the images include but are not limited to the items checked:	
☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
FADED TEXT OR DRAWING	
BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
COLOR OR BLACK AND WHITE PHOTOGRAPHS	ν,
GRAY SCALE DOCUMENTS	.•
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
OTHER:	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.